1. Introduction
최근에 휴대폰, 웨어러블 장치 등의 발달로 인해 메모 리 소자의 축소 및 소형 패키지 기술이 여전히 관심을 끌고 있다. 하지만, 현재 사용되는 Si 기반의 dynamic random access memory (DRAM), static RAM (SRAM), Not and (NAND) Flash 등의 metal oxide semiconductor field effect transistor (MOSFET)는 집적도의 증가로 인 해 소비전압이 감소하고 있으나 열의 발생 및 누설전류 발생 등의 한계가 있다.1,2) 따라서 이러한 문제점을 해 결하고자 resistive RAM (RRAM), ferroelectric RAM (FRAM), magnetoresistive RAM (MRAM) 등의 차세 대 비휘발성 메모리의 연구가 활발히 진행되고 있다.3) 이 중에서 RRAM은 유망한 차세대 비휘발성 메모리소 자로서 빠른 읽기 및 쓰기 속도, 저전력소비 및 단순한 구조와 같은 장점으로 인해 주목을 받고 있다.2) RRAM은 high resistance state (HRS), low resistance state (LRS) 의 두 가지 저항 변화에 해당하는 OFF (RESET process) 및 ON (SET process)의 상태를 이용하여 구동된다.4,5) RRAM의 구조는 단순한 M-I-M (metal-insulator-metal) 형태로, 절연체가 두 금속 사이에 샌드위치 형태로 존 재한다. TiO2, Al2O3, HfO2, ZrO2 등의 금속 산화물 절 연체가 주로 연구되고 있으며,6-10) 단순한 공정과 친환경 제조의 장점이 있다. 금속 산화물은 절연체 중에서도 커 패시터의 역할을 하는 능력을 나타내는 인자인 유전상 수가 높다. Al2O3는 8 ~ 10, HfO2는 ~ 30, ZrO2는 ~ 25의 유전상수를 갖는다. 이 중에서도 TiO2는 유전상수가 약 100정도로 상대적으로 크고,11-12) 저항 스위칭과 complementary metal-oxide semiconductor (CMOS) 공정에 우 수한 호환성을 갖고 있어 주목받고 있다.12,13) TiO2 박막 은 진공 증착 방법인 atomic layer deposition (ALD)으 로 주로 형성하지만, ALD를 통한 박막 증착은 진공 공 정으로 인한 양산성 제한, 유기 전구체로 인한 오염 및 느린 박막성장속도로 인해 다양한 활용에 제한이 있어 새로운 공정개발이 필요하다.14)
본 연구실에서 선행된 연구는 ALD 공정을 대신하여 peroxo titanium complex (PTC) 이온 용액과 PTC 졸 용액을 이용한 스핀 코팅 공정을 통해 실온에서도 증착 이 가능하고, 환경오염의 원인인 유기용매가 없어 친환 경적이며 대량생산이 가능한 박막제조 공정을 개발하였 다.15) 이 중에서 PTC 이온 용액을 이용한 TiO2 절연층 은 기판과의 상대적 낮은 접착성으로 인해 소자의 불안 정한 물성을 나타내었으나, PTC 졸 용액 기반 절연층 은 상대적으로 우수한 접착성을 나타내었다.15) PTC 졸 로 제조된 RRAM 소자는 인가 전압에 따라 산소가 이 온화되어 상부전압으로 이동하면서 그 자리에 생기는 산 소공공(VO)에 의한 전도성 필라멘트의 형성과, VO의 소 멸로 인한 전도성 필라멘트의 차단이 발생하는 oxide RAM (OxRAM)으로서 작동하는 것을 확인하였다.15) 하 지만, 초기 상태의 PTC 졸 용액 기반의 RRAM은 낮은 ON/OFF ratio로 인해 소자의 안정성이 낮으며, 용액 공 정으로 인해 OH-라디칼 등의 결함분포가 매우 높다. 본 연구에서는 PTC 졸 용액으로 스핀 코팅하여 접착 특성 이 우수하면서도 저전압 구동이 가능한 박막을 제조하 고자 하였다. 일반적으로, 구동 전압을 낮추기 위해 VO 농도를 제어하여 전도성 필라멘트를 생성시키는 방법이 있으며, 열처리 온도변화에 따라 VO의 농도가 변화하는 것을 나타낸 연구가 있다.16) 이처럼 열처리를 통한 VO 의 농도 제어를 함으로써 PTC 졸 용액 기반의 RRAM 의 저전압 구동이라는 목표에 도달할 수 있을 것으로 기 대된다.
따라서 본 연구에서는 OxRAM인 PTC 졸 기반의 RRAM을 열처리 공정의 온도 조건을 변화시켜 절연층 내부의 VO를 조절하여 전도성 필라멘트의 변화를 분석 하였다. 또한, 차세대 메모리에 적합한 TiN/TiO2/FTO의 전류-전압(I-V) 특성과 전도 메커니즘을 열처리에 따른 절 연층의 결정화와 연계하여 분석하였다. 열처리는 수분 제 거 조건인 100 °C와 상안정성이 우수한 anatase를 제조 하기 위해 300 °C, 500 °C에서 진행하였다. 이처럼 열처 리를 통한 OxRAM의 전도성 필라멘트 형성 요소인 VO 의 농도를 제어하는 방법을 제안함으로써 TiO2 뿐만 아 니라 다양한 금속 산화물 소재에도 적용이 가능하고 저 전압 구동이 가능한 차세대 메모리를 제조할 수 있을 것 으로 기대된다.
2. Experimental Procedure
2.1. Device preparation
Fig. 1은 PTC 졸 용액 제조 및 스핀 코팅 후 열처리 과정을 보여주는 모식도이다. PTC 졸 용액을 제조하기 위해 과산화수소수(H2O2, 30 %, 대정)와 수산화 암모니 아(NH4OH, 25 ~ 30 %, 대정) 혼합 용액에 수소화 티타 늄(IV) (TiH2, 99 %, sigma-aldrich)을 첨가하였다. 이 때, 반응 온도를 50 °C 이하로 유지하고 용액의 안정화를 위 하여 1시간 동안 교반하여 PTC 이온을 제조하였다. 제 조된 실온 상태의 PTC 이온 용액은 80 °C에서 10분 동 안 가열시킨 후 15 °C 이하의 온도로 냉각을 진행하여 최종적으로 완전히 용해된 투명한 PTC 졸 용액을 제조 하였다. 하부 전극으로 사용될 fluorine doped tin oxide (FTO) glass 표면의 유기 오염물과 금속 입자들의 제거, 그리고 친수성의 적용을 위해 DI → Acetone → IPA → Ethanol의 순서로 세정을 진행하였다. 그 후, FTO glass 위에 제조된 PTC 졸을 올리고 Spin Coater ACE- 200을 사용하여 3,000 rpm에서 30 s 동안 스핀 코팅 을 진행한 후 100 °C, 300 °C, 500 °C의 세가지 조건으 로 열처리하여 TiO2 박막을 제조하고 RF magnetron sputtering 방법으로 titanium nitride (TiN)전극을 증착하 였다.
2.2. Characterization
박막의 결정성 특성을 비교하기 위해 Rigaku Ultima IV를 사용하여 X선 회절 분석법(XRD)으로 확인하였고, 박막의 원자 조성과 결합 상태, 온도에 따른 TiO2 성분 의 intensity 차이를 비교하기 위해 S PE CS의 SPECSXPS를 사용하여 X선 광전자 분광법(XPS)을 진행하였다.
2.3. Resistive switching test
Current-Voltage (I-V) Curve는 Keithley 4200A -SCS 반도체 매개 변수 분석기를 사용하여 DC 전압 sweep 모드를 통하여 측정하였다. TiN/TiO2/FTO 장치의 FTO 하단 전극이 접지된 상태에서 DC 바이어스 전압 sweep 범위는 0 V→ 8 V→ 0 V→ -8 V의 순서로 TiN 상부 전 극에 0.05 V/step으로 인가되었고, Compliance Current (C.C)는 0.1A가 적용되었다. 또한 Retention time을 측 정하여 정보유지 특성을 확인하였고, 내구성 측정을 위 해 cycle 특성을 분석하였다. 추가적으로 열처리 온도 에 따른 장치의 전도 메커니즘 해석을 위해 positive 및 negative 전압 sweep 동안의 I-V 곡선을 선형 피팅하여 분석하였다.
3. Result and Discussion
3.1. Crystallinity and insulating layer properties
Fig. 2는 열처리 온도에 따른 TiN/TiO2/FTO 소자 박 막의 결정성을 나타낸 XRD 분석 결과이다. 100 °C에서 는 TiO2 anatase 피크를 관찰할 수 없다. 하지만 열처리 온도가 증가하면서 2θ = 25.39º, 48.10º, 54.01º에서 TiO2 anatase 피크인 (101), (200), (105)이 확인되었다.17,18) 열 처리 온도가 증가함에 따라 500 °C 이하의 TiO2가 anatase 상으로 변화하여 나타난 결과이다.19) 100 °C의 TiO2 박 막은 뚜렷한 피크가 존재하지 않아 amorphous 상으로 존 재하는 것으로 판단되고, 300 °C의 조건에서는 일부가 anatase상으로 변화하는 것을 관찰하였으며, 500 °C의 조 건에서는 anatase로의 변화가 더욱 증가한 것을 확인하 였다. amorphous 상의 TiO2는 높은 내부 결함 농도를 가지나 그중 VO의 경우에는 전압에 따른 이동과 전도 성 필라멘트형성의 주요 원인이 된다. VO가 서로 나열 되어 전도성 필라멘트를 형성하면 전도성이 향상되어 MI- M구조인 RRAM 소자의 전기적 거동에 긍정적인 영향 을 줄 것으로 기대된다.
Fig. 3은 형성된 박막의 열처리 온도에 따른 TiO2의 Ti 2p 및 O 1 s core-level의 조성과 결합상태 확인을 위한 고해상도 XPS 분석 결과이다. Ti 2p 피크에서 458.18 및 463.84 eV의 피크는 각각 Ti4+의 원자가 상태의 Ti 2p3/2 및 Ti 2p1/2에 해당되며,20) 456.94 및 462.14 eV의 피크는 Ti3+의 원자가 상태의 Ti 2p3/2 및 Ti 2p1/2에 해 당된다.20) 열처리 온도가 높아질수록 안정적인 Ti4+ 농도 가 높아지고 비교적 불안정상이지만 VO형성의 원인이 되 는 Ti3+ 농도가 낮아지는 것을 확인할 수 있다. Ti3+가 VO형성에 유리하지만 Vset 이 높아질 가능성이 있는 부 분은 추후 연구가 필요하다. 다음으로 O 1 s 피크에서 529.99 및 531.90 eV의 피크는 각각 O-Ti-O 및 표면의 OH- 결합에 해당된다.20,21) 열처리 온도가 가장 낮은 100 °C에서 OH- 결합 비율이 가장 큰 것을 알 수 있으 며, 온도가 증가할수록 그 비율이 점차 감소함을 확인 하였다. 결과적으로 열처리 온도가 증가함에 따라 TiO2 박막이 amorphous상에서 anatase상으로 변화하여 박막의 결함이 감소하나, 소자의 전도 메커니즘의 주요 인자인 VO의 감소로 인해 낮은 ON/OFF ratio가 예상된다.
3.2. Current-voltage (I-V) characteristics of TiN/ TiO2/FTO
열처리 온도를 변화시킴으로써 TiN/TiO2/FTO 구조의 RRAM 장치의 I-V 특성 분석을 통해 열처리 온도가 소 자의 전기적 거동 특성에 미치는 영향을 확인하였다. Fig. 4는 RF Sputtering공정 이후 진행한 열처리 온도의 변 화를 통해 제조된 TiN/TiO2/FTO의 I-V 특성을 나타낸 다. 먼저, 측정된 모든 조건의 소자는 bipolar switching 특성을 보이는 것을 확인하였으며, 열처리 온도에 따라 서 S E T, R E SE T 전압 및 ON/OFF ratio 특성의 차이를 보였다. ON/OFF ratio는 가장 높은 전류와 가장 작은 전류의 비로 정의되며 OFF전압이 크면 누설전류의 위 험성이 크다.22,23) 결국, ON/OFF ratio는 클수록 소자의 누설전류 위험성을 낮추는 장점을 갖는다. 100 °C 열처 리 조건의 경우 Vset1 : 5.1 V에서 1차 SET 동작이 나 타났고 Vset2 : 6.0V에서 HRS에서 LRS로 완전히 전환 되어 SET(ON)상태가 됨을 확인하였다. 그 후, negative sweep 진행중 Vreset : -7.2 V에서 HRS저항 값을 갖고 완전히 RESET(OFF)상태가 되는 것을 확인하였다. 여기 서, 상대적으로 큰 약 104의 ON/OFF ratio 특성을 확인 하였다. 반면, 300 °C 열처리 조건의 경우, 5.2 V에서 1 차 S E T동작이 나타났고 7.8 V에서 완전한 SET 상태가 되는 것을 확인하였다. 또한 Vreset : -7.6 V에서 R E SE T 상태가 되어 완전히 OFF 상태가 되는 것을 확인하였으 며, ON/OFF ratio가 약 103으로 감소한 것을 확인하였 다. 100 °C 조건과 비교하였을 때 Vset1, Vset2의 값이 증 가하여 소자 작동에 필요한 전압이 소폭 증가하였다. 500 °C 열처리 조건의 경우 5.2 V에서 1차 S E T동작이 나타났고 8.0 V에서 S E T상태가 나타났지만, 100 °C와 300 °C 조건에 비해 LRS로의 전환이 매우 불안정하여 conductive state로 완전한 전환을 이루지 못하여 다시 HRS로 전환됨을 확인하였다. 또한, LRS로의 전환 후에 도 낮은 current 값을 가지며 약 102 의 ON/OFF ratio 특성을 나타냄을 확인하였다. 또한 Vreset : -7.3 V에서 RESET 상태가 되는 것을 확인하였다. 결과적으로, 열처 리 온도에 따른 TiN/TiO2/FTO의 RRAM소자의 resistive switching특성이 상이하였으며 그 중 100 °C의 열처리 조 건에서 낮은 Vset, 높은 current 특성과 높은 ON/OFF ratio로 더 뛰어난 특성을 갖는 것을 확인하였다. 따라서 열처리 온도를 제어함으로써 TiO2 절연층의 VO을 조절 하여 상이한 소자의 전기적 거동 특성을 구현할 수 있 을 것으로 기대된다.
3.3. Conduction Mechanism of TiN/TiO2/FTO
Fig. 5는 100 °C 열처리 조건의 TiN/TiO2/FTO 장치의 전도 메커니즘을 해석하기 위한 I-V curve의 doublelogarithmic plot을 나타낸다. Positive 부분의 전도 메커 니즘을 살펴보면 초기 0.0 ~ 0.9 V 부분에서 저항층의 절 연 특성으로 인하여 전류가 거의 흐르지 않는다. 하지 만 0.9 ~ 1.9 V 구간에서 곡선의 기울기가 2.0으로 증가 한다. 이는 trap-limited space charge limited current (trap-limited SCLC) 전도 메커니즘에 따른 결과이다.24) 이 구간은 초기 전압 인가 시 박막 내에서 열적으로 생 성된 carriers보다 주입된 carriers의 양이 증가하여 전체 전류의 전도성이 주입된 carriers에 의해 좌우되는 구간 으로, 절연층 내에 존재하는 결함에 주입된 carriers가 채 워져 저항의 변화를 야기한다.25,26) 그 후 2.0 ~ 8.0 V 구 간의 기울기는 5.3으로 전류의 급격한 증가를 나타내며 이는 전압이 증가함에 따라 전자가 공급되고 박막 내의 free carriers의 개수도 증가하여 모든 trap이 채워지는 결 과를 나타낸다. 따라서 전류는 trap의 영향을 받지 않고 오직 space charge에만 의존하게 된다. 이러한 높은 전 류는 전도성 필라멘트 형성에 기인할 수 있으며, HRS 에서 LRS로 전환된다.26) 한편, 8.0 V에서 0.0 V로 전 압을 sweep 하는 동안 8.0 ~ 4.9 V구간에서 높아진 전 류 값은 C.C에 의해 제한을 받으며, 4.9 V 이하의 전 압 범위에서는 전자 trap 상태가 지속된다. 4.9 ~ 1.5 V 구간의 기울기는 2.3으로 trap-limited SCLC를 나타낸 다. 그 후 1.5 ~ 0.0 V의 낮은 전압 구간에서의 기울기 는 1.2로 주입된 전자가 감소하면서 열적으로 생성된 carriers에 의해 ohmic 전도가 나타난다. Negative 범위 에서의 전도 특성을 살펴보면 0.0 ~ 2.3 V의 저전압 구 간에서는 1.2의 기울기로 ohmic 전도 특성을 나타내며, 2.3 ~ 4.9 V의 고전압 영역에서는 3.5의 기울기를 가지 면서 SCLC거동을 나타내는 것을 확인할 수 있다. 이 때 역전압이 충분히 크면 trap된 carriers가 detrap이 되 기 시작하지만 TiN 전극에서의 carriers 주입이 점차 증 가하면 LRS current를 유지할 수 있다. 그 후 충분한 negative bias가 적용되면 trap 내부 전자들은 detrap 되 지만 detrap 상태의 carriers손실을 보상하기에는 충분하 지 않기 때문에 장치가 다시 HRS로 전환되어 낮은 current level을 가지게 된다. 8.0 ~ 0.0 V의 sweep 구간 에서도 위와 동일하게 SCLC 와 ohmic 전도 메커니즘 을 갖는 것을 확인하였다. 결과적으로, 100 °C 조건의 TiN/TiO2/FTO RRAM 장치의 경우 내부에 존재하는 VO 으로 인해 SCLC 메커니즘이 지배적으로 나타난다는 것 을 확인하였다. Fig. 6과 Fig. 7은 각각 300 °C, 500 °C 열처리 온도에서의 TiN/TiO2/FTO RRAM 장치의 전도 메커니즘이다. Positive sweep을 살펴보면 고전압에서는 기울기값이 2 이상이며, 급격한 전류 증가 현상이 나타 나기 때문에 SCLC 메커니즘이 지배적으로 작용하고 있 다. 100 °C 조건에 비해서 상대적으로 낮은 기울기를 가 지는데 이는 같은 전류를 흐르게 하기 위해서 더 높은 전압을 필요로 함을 의미한다. 0.0 ~ 1.0 V 구간에서 관 찰된 기울기는 각각 1.4, 1.6로 100 °C의 조건에 비해서 높은 값을 나타내어 ohmic 이외의 다른 전도 메커니즘이 작용하고 있는 것으로 판단되며, 이는 Negative sweep 에서도 동일하게 나타났다. 결과적으로 열처리 온도로 상 이한 VO의 농도를 제어할 수 있어 낮은 전압으로도 높 은 전류를 구현할 수 있을 것으로 기대된다.
4. Conclusion
본 연구에서는 열처리 온도에 따른 PTC 졸 용액 기 반 TiN/TiO2/FTO RRAM의 절연층 및 전기적 특성을 관찰하였다. 열처리 온도가 증가함에 따라 박막은 anatase 상으로 intensity가 증가하는 것을 확인하였고, 이는 박 막 내 결정성이 향상되어 결함이 감소하지만, 메모리 소 자의 전도 메커니즘의 주요 인자인 VO을 감소시켜 소 자의 전기적 특성에 영향을 줌을 확인하였다. 박막의 결 합 특성은 XPS를 통해 분석되었으며, 100 °C의 조건에 서부터 300 °C, 500 °C로 열처리 온도가 증가할수록 Ti- O의 결합의 안정상인 Ti4+가 증가하고 dangling 결합인 Ti-OH 결합이 감소하였다. 반면, 메모리 소자의 전도 메 커니즘의 주요 인자인 VO를 형성하는 준안정상 Ti3+가 감소함을 확인하였다. 또한 I-V 특성 분석을 통해 열처 리 온도 조건에 따라 TiN/TiO2/FTO RRAM의 resistive switching의 분석 결과, 100 °C 열처리 조건의 장치는 5.1 V의 낮은 1차 S E T 전압, 높은 LRS current level, 그리 고 약 104 의 큰 ON/OFF ratio로 가장 뛰어난 특성을 나타내었다. 이와 비교하여 300 °C, 500 °C 열처리 조건 에서는 유사한 SET 전압을 보인 것에 비해 낮은 ON/ OFF ratio를 나타내었다. I-V curve의 double-logarithmic plot 분석을 통해 100 °C의 조건이 2.0 ~ 8.0 V 구간에서 상대적으로 높은 5.3의 기울기를 나타내었고 이는 낮은 전압으로도 높은 전류를 흐르게 할 수 있음을 의미하므 로 저전압 구동이 가능함을 시사한다. 따라서, 열처리 온 도를 제어하여 OxRAM인 PTC 졸 기반 RRAM의 TiO2 절연층 내 VO의 조절이 가능하고, 이를 통해 Vset, ON/ OFF ratio 및 전도 메커니즘을 제어하여 원하는 성능의 RRAM 소자를 구현할 수 있을 것으로 기대된다.
