Korean Journal of Materials Research. December 2016. 676-680
https://doi.org/10.3740/MRSK.2016.26.12.676

ABSTRACT


MAIN

1. 서 론

최근 투명하고 플렉서블한 기기들에 대한 관심이 높아 지면서 비정질 산화물 반도체를 이용한 박막 트랜지스 터가 활발히 연구되어지고 있다.1) 기존에 박막 트랜지스 터의 반도체 물질로써 a-Si와 poly-Si이 사용되었지만 a- Si의 낮은 이동도와 poly-Si의 공정 온도가 높은 단점이 있어 차세대 디스플레이에 적용하기에 어렵다. 그에 반 해 비정질 산화물 반도체의 경우 저온공정이 가능하여 대면적화에 용이하고 a-Si의 10배에 달하는 이동도를 가 지고 있어 주목을 받고 있다.2) 그 중 In, Ga, Sn 등을 도핑한 ZnO 기반의 산화물 반도체는 넓은 밴드갭 에너 지를 가지기 때문에 투명하고 높은 전기전도도와 화학 적 안정성을 가진다. 현재는 In-Ga-Zn-O(IGZO)가 상용 화 되었을 정도로 가장 많이 연구되어졌으나 In과 Ga의 높은 가격으로 인해 새로운 다성분계 산화물 반도체의 개발이 필요해지고 있다. 이러한 면에서 Zn-Sn-O(ZTO) 는 장점을 가지고 있기 때문에 새로운 산화물 반도체 소 재로서 연구가 지속적으로 이루어지고 있다.2-4) 이러한 산 화물 반도체의 증착은 스퍼터링, sol-gel법, 원자층 증착 법, 펄스 레이저 증착법 등 다양한 방법2,4-7)으로 이루지 고 있고 그 중에서 스퍼터링은 저온 공정이 가능하고 대 면적화가 유리해서 많이 사용되어지고 있다. 그러나 일 반적으로 사용하는 스퍼터링은 증착 중에 발생되는 플 라즈마에 의해 박막이 영향을 받을 수가 있다.8) 본 연 구에서는 플라즈마가 직접적으로 박막에 영향을 주지 않 는 FTS 방식으로 ZTO 박막을 증착하여 물리적 특성을 확인하였다. 또한 400 °C에서 열처리한 ZTO 박막을 이 용한 소자에서 높은 mobility를 가지므로 그 박막을 활 성층으로 하여 박막 트랜지스터를 제작하고 전기적 특 성을 분석하였다.9)

2. 실험 방법

본 실험에서는 스퍼터링 방식에 따른 ZTO 박막과 박 막트랜지스터의 특성을 알아보기 위해 on-axis 스퍼터링 과 FTS 방식을 사용하였다. 두 가지 방식 모두 2인치의 ZTO 타겟을 사용하였고 ZTO 박막은 SiO2 (100 nm)/high doped p-Si 기판 위에 50 nm를 증착하였다. 증착방식을 제외한 다른 증착조건은 동일하게 진행되었다. 자세한 ZTO 박막의 증착조건은 Table 1에 나타내었다. 또한 onaxis 스퍼터링과 FTS 증착에 대한 개략적인 구조는 Fig. 1에 나타내었다. 특히 FTS 방식의 경우에 T(target)-T (target)의 거리는 9 cm 였으며, T(target)-S(substrate)의 거 리는 9 cm로 고정하여 실험하였다. ZTO 박막트랜지스터 를 제작하기 위해서 상온에서 증착한 ZTO 박막은 rapid thermal annealing(RTA)을 사용하였고, air 분위기에서 400 °C로 1시간동안 열처리 하였다. 그 후에 source-drain 은 width-length가 800-200 μm인 쉐도우 마스크를 사용 하였고, DC 스퍼터를 사용하여 10 nm의 Ti와 200 nm의 Au를 증착하였다. 이때 사용된 Ti는 접착층으로 사용되 었다. 마지막으로 air 분위기에서 250 °C로 10분간 후열 처리를 하였다.

Table 1

Deposition conditions of the ZTO thin films.

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_T1.jpg
https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_F1.jpg
Fig. 1

Schematic diagram of (a) on-axis sputtering and (b) FTS.

증착한 ZTO 박막의 결정구조를 확인하기 위해서 X- 선 회절분석기(X-ray diffraction, XRD)로 측정하였다. 박 막의 RMS roughness와 morphology를 측정하기 위해 원 자힘 현미경(atomic force microscopy, AFM)을 사용하 였다. ZTO 박막트랜지스터의 전기적 특성은 HP 4145B semiconductor parameter analyzer를 사용하여 상온에서 측정하였다.

3. 결과 및 고찰

SiO2/p-Si 기판 위에 ZTO 박막을 on-axis 스퍼터링과 FTS 방식으로 증착하고 증착 직후와 400 °C에서 열처리 한 박막의 물리적 특성을 비교하였다. Fig. 2는 on-axis 스퍼터링과 FTS 방식으로 증착하였을 때 ZTO 박막의 XRD 결과이다. On-axis 스퍼터링으로 증착한 박막은 기 판 외에 다른 peak이 보이지 않았지만 FTS 방식으로 증 착한 박막은 증착 직후와 열처리 후에 34° 부분에 broad 한 peak이 관찰되었다. On-axis 스퍼터링은 FTS 방식보 다 강한 에너지를 가진 입자가 기판에 증착되기 때문에 빠른 증착속도를 보이지만 박막은 높은 compressive stress 를 가지게 되고, 높은 compressive stress는 박막의 결정 화를 방해하게 된다.10) FTS 방식으로 증착한 박막은 broad한 peak을 보였지만 상온에서 증착하였기 때문에 비 정질 상태임을 알 수 있었고 400 °C에서 열처리하여도 두 가지 방식 모두 비정질 상임을 확인할 수 있었다. 산 화물 반도체를 박막트랜지스터의 활성층으로 사용하기 위 해서는 비정질 상을 가져야 하는데, 이는 결정성을 가지 게 되면 결정립계에 의해 전자의 이동이 방해되기 때문 에 트랜지스터의 특성이 저하된다.11) ZTO 박막은 600 °C 에서 열처리하여도 비정질 상으로 유지된다고 보고되어 있다.12)

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_F2.jpg
Fig. 2

XRD patterns of as-deposited at room temperature and annealed ZTO thin films at 400 °C deposited via on-axis sputtering and FTS.

Fig. 3은 AFM 분석을 통해 ZTO 박막의 RMS roughness와 morphology를 확인하였다. On-axis 스퍼터링으로 증착한 박막의 RMS roughness는 0.41 nm이고 FTS 방 식으로 증착한 박막은 0.20 nm를 보였다. FTS 방식으로 증착한 박막이 on-axis 스퍼터링으로 증착한 박막에 비 해 낮은 RMS roughness를 보이고 morphology 또한 균 일하였다. FTS 방식은 일반적인 on-axis 스퍼터링과 달리 증착 시에 플라즈마가 직접 닿지 않기 때문에 플라즈마 에 의한 데미지를 최소화하고 박막은 낮은 compressive stress를 가진다. 따라서 on-axis 스퍼터링으로 증착한 박 막보다 균일하고 치밀한 고품질의 박막을 얻을 수 있다. 또한 400 °C에서 열처리하였을 때 on-axis 스퍼터링으로 증착한 박막의 RMS roughness가 0.76 nm로 0.33 nm 증가한 FTS 방식으로 증착한 박막에 비해 더 크게 증가 한 것을 볼 수 있다. On-axis 스퍼터링 증착 시에 생긴 compressive stress가 열처리하는 동안 제거되면서 roughness가 더 크게 증가한 것으로 생각된다.

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_F3.jpg
Fig. 3

AFM images of ZTO thin films (a, c) as-deposited at room temperature and (b, d) annealed ZTO thin films at 400 °C deposited via on-axis sputtering and FTS, respectively.

다음으로는 ZTO 박막트랜지스터를 제작하여 전기적 특 성을 평가하였다. Fig. 4는 transfer curve로, 열처리를 하 지 않은 ZTO 박막과 400 °C에서 열처리한 ZTO 박막을 활성층으로 사용하여 특성을 비교하였다. 그에 따른 전 기적 특성 값은 Table 2에 정리하였다. 열처리를 하지 않 은 박막을 사용한 소자의 mobility는 on-axis 스퍼터링의 경우 0.01 cm2/V.s, FTS의 경우 1.77 cm2/V.s 로 열처리 한 박막을 사용한 소자보다 매우 낮은 값을 보였다. 소 자의 mobility는 캐리어의 트랩과 산란에 의해 영향을 받 기 때문에 열처리의 온도와 분위기를 변화시켜 트랩 사 이트인 산소 공공을 제어하고 mobility를 향상시켜야 한 다.6,13) 박막을 air 분위기에서 400 °C로 열처리함으로써 활성층 내 산소 공공과 같은 결함을 감소시키고 소자의 mobility를 향상시킬 수 있었다. 400 °C에서 열처리 한 박막을 사용한 소자들의 전기적 특성을 살펴보면 FTS 방 식으로 증착한 소자의 경우 낮은 off current 값과 높은 on current 값을 보임으로써 on-axis 스퍼터링으로 증착 한 소자보다 2.52 × 106의 큰 Ion/off ratio 를 보였다. 또한 12.91 cm2/V.s 의 높은 mobility를 보이고 5.78 V와 0.80 V/decade의 문턱전압(Vth)과 swing 값을 보였다. 반면에 on-axis 스퍼터링으로 증착한 소자는 7.16 cm2/V.s의 mobility, 10.15 V와 1.34 V/decade의 Vth와 swing 값을 보 였다. FTS 방식으로 증착한 ZTO 박막트랜지스터가 더 우수한 전기적 특성을 보였는데, 이는 FTS 방식은 플라 즈마에 의한 데미지가 작고 고품질의 ZTO 박막을 사용 했기 때문이라고 생각된다. 그리고 입자가 강한 에너지 를 갖게 되면 박막의 roughness를 증가시키고 하부 게 이트 절연막의 손상을 일으킬 수 있다. 그렇게 되면 게 이트 절연막과 활성층의 계면에서 결함이 발생하게 되 고 계면이 균일하지 않기 때문에 전자가 트랩되거나 산 란을 일으켜서 캐리어의 이동도를 저하시킬 수 있다.14) 따라서 on-axis 스퍼터링은 증착 시에 생긴 플라즈마 데 미지와 강한 에너지를 갖는 입자로 인해 기판과 박막이 손상을 입어 비교적 낮은 특성을 보인 것으로 생각된다.

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_F4.jpg
Fig. 4

Transfer curves of TFTs using as-deposited at room temperature and annealed ZTO thin films at 400 °C deposited via onaxis sputtering and FTS.

Table 2

Electrical parameters of TFTs using as-deposited at room temperature and annealed ZTO thin films at 400 °C via on-axis sputtering and FTS.

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_T2.jpg

Fig. 5(a-b)는 output curve로, Au/Ti가 source-drain으 로 사용되었을 때 오믹 접촉이 이루어진 것을 확인할 수 있었다. 반도체와 전극 계면에서 접촉 저항이 발생하면 전류의 손실이 일어난다. 즉, 접촉 저항에 의해서 소자 의 성능이 크게 영향을 받기 때문에 박막트랜지스터에 서의 오믹 접촉은 중요한 요소이다.15,16) 두 소자는 좋은 pinch-off와 안정적인 saturation을 보였고 VGS가 10 V일 때 FTS 방식으로 증착한 소자가 더 많은 전류가 흐르 는 것을 볼 수 있다.

https://cdn.apub.kr/journalsite/sites/mrsk/2016-026-12/N0340261202/images/MRSK-26-12-676_F5.jpg
Fig. 5

Output curves of annealed ZTO TFT at 400 °C deposited via (a) on-axis sputtering and (b) FTS.

4. 결 론

본 연구에서는 스퍼터링 방식과 열처리 유무에 따른 ZTO 박막의 물리적 특성을 평가하고, ZTO 박막 트랜 지스터를 제작하여 그에 따른 전기적 특성을 평가하였 다. FTS 방식으로 증착한 박막은 표면이 균일하고 낮은 RMS roughness를 보였으며 열처리를 하여도 roughness 는 큰 차이를 보이지 않았다. 또한 열처리한 박막을 박 막 트랜지스터의 활성층으로 사용함으로써 106의 Ion/off ratio와 12.91 cm2/V.s 의 mobility의 우수한 전기적 특성 을 보였다. 이는 FTS 증착으로 인한 플라즈마 데미지 및 compressive stress 감소와 열처리로 인한 박막의 캐리어 농도를 조절함으로써 특성을 개선시킬 수 있었다.

Acknowledgement

This work was supported by the National Research Foundation of Korea grant funded by the Korea government( MSIP) (No. NRF-2015R1A2A1A01003867).

References

1.
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano and H. Hosono, Nature, 432, 488 (2004). 10.1038/nature0309015565150
2.
S. J. Seo, C. G. Choi, Y. H. Hwang and B. S. Bae, J. Phys. D: Appl. Phys., 42, 035106 (2009). 10.1088/0022-3727/42/3/035106
3.
P. Barquinha, A. M. Vila, G. Goncalves, L. Pereira, R. Martins, J. R. Morante and E. Fortunate, IEEE Trans. Electron Dev., 55, 954 (2008). 10.1109/TED.2008.916717
4.
J. S. Lee, Y. J. Kim, Y. U. Lee, Y. H. Kim, J. Y. Kwon and M. K. Han, Jpn. J. Appl. Phys., 51, 061101 (2012). 10.1143/JJAP.51.061101
5.
H. Q. Chiang, J. F. Wager, R. L. Hoffman, J. Jeong and D. A. Keszler, Appl. Phys. Lett., 86, 013503 (2005). 10.1063/1.1843286
6.
B. D. Ahn, D. W. Choi, C. Choi and J. S. Park, Appl. Phys. Lett., 105, 092103 (2014). 10.1063/1.4895102
7.
A. Suresh, P. Wellenius, A. Dhawan and J. Muth, Appl. Phys. Lett., 90, 123512 (2007). 10.1063/1.2716355
8.
H. J. Choi, H. J. Jung, S. G. Hur and S. G. Yoon (in Korean), J. KIEEME, 24, 126 (2011). 10.4313/JKEM.2011.24.2.126
9.
R. L. Hoff, Solid-State Electron., 50, 784 (2006). 10.1016/j.sse.2006.03.004
10.
H. J. Choi, S. G. Yoon, J. H. Lee and J. Y. Lee, ECS J. Solid State Sci. Technol., 1, Q106 (2012). 10.1149/2.016205jss
11.
F. M. Hossain, J. Nishii, S. Takagi, A. Ohtomo and T. Fukumura, J. Appl. Phys., 94, 7768 (2003). 10.1063/1.1628834
12.
Y. Y. Choi, S. J. Kang and H. K. Kim, Curr. Appl. Phys., 12, S104 (2012). 10.1016/j.cap.2012.05.014
13.
Y. J. Kim, B. S. Yang, S. Oh, S. J. Han, H. W. Lee, J. Heo, J. K. Jeong and H. J. Kim, ACS Appl. Mater. Interfaces, 5, 3255 (2013). 10.1021/am400110y23540523
14.
J. M. Lee, B. H. Choi, M. J. Ji, J. H. Park, J. H. Kwon and B. K. Ju, Semicond. Sci. Technol., 24, 055008 (2009). 10.1088/0268-1242/24/5/055008
15.
Y. Jeong, K. Song, K. Woo, T. Jun, Y. Jung and J. Moon (in Korean), Korean J. Mater. Res., 20, 401 (2010). 10.3740/MRSK.2010.20.8.401
16.
S. Martin, C. S. Chiang, J. Y. Nahm, T. Li, J. Kanicki and Y. Ugai, Jpn. J. Appl. Phys., 40, 530 (2001). 10.1143/JJAP.40.530
페이지 상단으로 이동하기