1. 서 론

차세대 전력 전자 및 고주파 응용 기술의 발전은 전기차, 재생에너지, 통신 시스템의 고속화와 고효율화를 요구하고 있으며, 이에 따라 광대역폭 밴드갭(wide bandgap, WBG) 반도체 소자의 수요가 급격히 증가하고 있다. 특히 AlGaN/GaN 기반 고전자 이동도 트랜지스터(high-electron-mobility transistors, HEMTs)는 높은 전자 이동도와 큰 항복 전압, 우수한 스위칭 속도 특성을 바탕으로 고주파 전력 증폭기와 전력 변환 소자에 널리 활용되고 있으며,¹⁾ 이러한 특성은 AlGaN/GaN 이종 접합 계면에서 Fig. 1처럼 발생하는 압전 및 자발 분극에 의해 Fig. 2처럼 형성되는 이차원 전자 가스(two dimensional electron gas, 2DEG)에서 기인한다.²⁾

Fig. 1.

(a) Tensile stress in the AlGaN layer grown on a GaN substrate. (b) Formation of interface fixed charges and 2DEG due to piezoelectric polarization and spontaneous polarization.

Fig. 2.

Band diagram of the AlGaN/GaN heterostructure showing 2DEG at the interface.

기존 HEMTs에는 고온 환경에서의 이동도 저하와 열적 열화, 그리고 고전압 동작 시 전계 집중 및 전류 붕괴 현상으로 인해 Fig. 3에서처럼 게이트 누설 전류가 증가하고 소자 신뢰성이 저하되는 문제가 존재한다.³⁾

Fig. 3.

Structure of AlGaN/GaN HEMTs and the corresponding gate leakage current path.

이를 해결하기 위한 대안으로 Fig. 4처럼 게이트 절연막을 도입한 금속 산화물 반도체 고전자 이동도 트랜지스터(metal-oxide-semiconductor high-electron-mobility transistors, MOS-HEMTs)구조가 제안되었으며, MOS-HEMTs에서 절연 산화막은 게이트 누설 전류를 억제하고 동작 안정성을 향상시키는데 기여한다. 산화막 물질의 넓은 밴드갭과 충분한 전도대 오프셋에 의한 전자 차단 효과로 인해 게이트 누설 전류를 효과적으로 억제하고 전계 제어력을 향상시키는데 장점을 가진다.⁴⁾ 하지만 기존 단일 산화막 기반 MOS-HEMTs는 산화막이 낮은 유전율(ε_r)을 가질 경우, 게이트 산화막의 등가 산화막 두께(equivalent oxide thickness, EOT)가 커져 2DEG에 충분히 전달되지 않거나 AlGaN과의 격자 불일치, 열팽창 계수 차이, 화학적 반응성 때문에 계면에서 결함이 발생한다. 이러한 이유로 게이트 전계 제어력 저하와 계면 트랩 증가와 같은 한계가 보고되어 왔다.⁵⁾

Fig. 4.

Structure of MOS-HEMTs and the corresponding gate leakage current path.

이러한 게이트 산화막 문제를 극복하기 위해, 계면 특성이 우수한 산화알루미늄(Al₂O₃)과 고 유전율(high-k) 물질인 HfO₂가 주목받고 있다. Al₂O₃는 약 9 eV의 넓은 밴드갭과 강한 Al-O 결합으로 인해 전기화학적 안정성이 높으며, Fig. 5에서 나타낸 것과 같이 Al-O-N 결합을 형성함으로써 AlGaN과의 계면 품질이 향상되고 계면 결함 밀도를 저감 시킨다. 또한 이러한 넓은 밴드갭 특성은 터널링에 기인한 게이트 누설 전류를 효과적으로 억제하는 데 기여한다.⁶⁾

Fig. 5.

Atomic arrangement at the Al₂O₃/AlGaN interface illustrating interface stabilization.

Fig. 6(a)와 같은 구조를 가지고 있는 HfO₂는 높은 유전율(ε_r ≈ 20)를 바탕으로 Fig. 6(b)에서처럼 높은 산화막 정전용량을 제공하여 전하 제어 능력과 문턱 전압 안정성을 높이는데 기여한다.⁷⁾

Fig. 6.

(a) Crystal structure of HfO₂ showing spontaneous polarization, which contributes to a high dielectric constant. (b) schematic of enhanced oxide capacitance by HfO₂ integration via aligned dipoles and polarization charges.

본 연구에서는 Al₂O₃/HfO₂ dual-stack 구조를 적용하여 Al₂O₃의 높은 전기화학적 안정성과 HfO₂의 높은 산화막 정전용량의 장점을 동시에 확보함으로써 고전압 및 고주파 환경에서 우수한 전력 및 고주파 성능을 발휘하는 차세대 MOS-HEMTs 소자를 개발하고자 한다.

2. 실험 방법

2.1. Epitaxial 성장

연구에 사용된 시료의 epitaxial 성장은 금속･유기 화학 기상 증착(metal organic chemical vapor deposition, MOCVD) 장치를 이용해 진행되었으며 구조는 Fig. 7과 같다. 사파이어 기판(sapphire substrate) 위에 성장하며, 기판과 활성층 사이의 격자 상수 및 열팽창 계수 불일치를 완화하기 위해 다단계 층 구조를 도입하였다.

Fig. 7.

Epitaxial structure of this study.

먼저 기판 위에는 GaN 핵 생성층(GaN nucleation layer, GaN NL)을 성장하여 초기 결정 성장 시 발생할 수 있는 격자 결함을 완화시킨다.⁸⁾ 그 위에는 high-resistivity GaN buffer 층(2 µm)이 형성되어 소자의 누설 전류를 억제하고 전자 이동 채널의 품질을 높이는 역할을 한다.⁹⁾

이어서 약 180 nm 두께의 GaN channel 층을 성장하며, 이 층은 2DEG가 형성되는 주요 전도 채널을 제공한다. 채널 상부에는 1 nm 두께의 AlN spacer 층이 삽입되어 channel과 barrier 사이의 계면 거칠기 산란을 줄이고 전자 이동도를 향상시킨다.

마지막으로 최상단에는 25 nm 두께의 Al_0.23GaN barrier 층을 형성하여 자발 분극 및 압전 분극 효과를 통해 높은 전기장을 유도하며, 이에 따라 GaN channel과 Al_0.23GaN barrier 층 계면에서 고밀도의 2DEG가 자연적으로 형성된다. 이러한 구조는 고전력, 고주파 응용에서 요구되는 낮은 온저항(R_on)과 높은 전류 구동 특성을 구현하기 위해 최적화된 설계라고 판단된다.

2.2. 소자 제작

Fig. 8은 소자 제작 공정의 순서를 나타낸다. 먼저 유도결합 플라즈마 반응성 이온 식각(inductively coupled plasma-reactive ion etching, ICP-RIE) 설비를 통해 약 350 nm 깊이로 소자를 격리시키기 위한 mesa를 형성했다. 본 소자 격리 공정은 개별 소자 간 전류 경로의 불필요한 연결을 차단하여 전기적 절연을 확보하고, 소자 간 간섭과 누설 전류를 최소화함으로써 각 소자가 설계된 특성대로 독립적으로 동작하도록 하기 위해 수행되었다.

Fig. 8.

Process schematic diagram of this study.

이후 소스 및 드레인 전극은 E-beam evaporator를 통해 Ti (20 nm)/Al (80 nm)/Ni (50 nm)/Au (50 nm)를 증착하였으며, 급속 열처리(rapid thermal annealing, RTA)를 850 °C, 105 s 조건에서 수행하여 옴성 접촉을 확보하였다.¹⁰⁾ 전송선로 방법(transfer length method, TLM) 패턴을 이용하여 전극 간 거리에 따른 총 저항을 측정하였으며, 패드 폭(W) 80 µm과 식 (1)을 기반으로 Rc와 Rsh를 추출하였다.

선형 피팅 결과, 접촉저항(Rc)은 약 3.2 Ω, 면저항(Rsh)은 약 113 Ω/sq으로 도출되었다. 접촉비저항(ρc)은 아래 식 (2)로부터

약 4.05 E^-4 Ω･cm²으로 계산되었다.

2.3. 게이트 절연막 증착

게이트 절연막은 원자층 증착(atomic layer deposition, ALD) 공정을 이용하여 두 단계로 형성하였다. 먼저 2 nm 두께의 Al₂O₃를 thermal ALD 방식으로 증착하여¹¹⁾ AlGaN 계면의 화학적 안정성을 확보하고 계면 결함을 저감하였다. 이어서 3 nm 두께의 HfO₂를 추가 증착하여 높은 유전율을 확보하였다. 비교군으로는 산화막이 없는 reference 시료와 Al₂O₃ (2 nm) 증착 시료, Al₂O₃ (2 nm)/HfO₂ (3 nm) 증착 시료의 세 종류를 사용하였으며 각 시료의 특성을 분석하였다. 증착 후 열처리(post-deposition annealing, PDA)는 수행하지 않았다. 일반적으로 PDA 공정은 ALD 산화막 내 잔류하는 -OH, 유기 결합, 수소 결함 등을 제거하여 계면 결함 밀도를 저감하는 장점이 있으나, AlGaN 계면의 경우 500 °C 이상 열처리 시 Ga-O 결합이 재형성되고 Al₂O₃가 부분적으로 결정화되어 오히려 히스테리시스 증가 및 절연 신뢰성 저하를 초래할 수 있음이 보고되었다.¹²⁾ 또한, 본 연구의 목적은 PDA 유무에 따른 전기적 안정성보다는 스택 구조의 물리적 특성 및 전계 결합 효율 개선 효과를 비교･분석하는 것에 중점을 두었기 때문에, 추가 열 budget에 따른 변수 발생을 최소화하고자 PDA를 생략하였다.¹³⁾

게이트 금속은 MOS-HEMTs와 reference HEMTs 모두에서 동일하게 Ni (50 nm)/Au (100 nm) 구조로 E-beam evaporator를 이용해 증착하였으며, 리프트오프(lift-off) 공정을 수행하여 Fig. 9와 같이 최종 게이트 패턴을 형성하였다. thermal ALD를 사용함으로써 플라즈마로 인한 계면 손상을 최소화하고, 채널 근처 계면 결함을 억제하여 소자의 전기적 특성과 신뢰성을 향상할 수 있었다.

Fig. 9.

MOS-HEMTs device structure with stacked Al₂O₃/HfO₂ gate oxide used in this study.

3. 결과 및 고찰

Fig. 10에서 전달 특성(transfer characteristics) 분석은 소스 미터 장치(source meter unit, SMU, Keithley 2636)를 이용하여 측정하였다. 그 결과, 본 연구에서 제안한 Al₂O₃/HfO₂ MOS-HEMTs는 Table 1에서와 같이 reference HEMTs 대비 오프 상태에서의 드레인 전류 밀도(drain current density)가 약 67 % 감소하여 소자의 저전력 동작 가능성을 확인할 수 있었다. 이는 스택 절연막 구조가 채널의 전자 축적 특성을 안정화함으로써 온-오프 동작의 분리도가 개선된 것으로 해석된다. 이러한 현상은 고전압 구간에서 소자의 열화와 전류 붕괴를 억제하는 데 기여할 수 있다.

Fig. 10.

Threshold voltage confirms the influence of gate dielectric layers.

Fig. 11에서 나타난 transconductance (g_m) 곡선 또한 SMU로 측정되었으며, Table 2에서와 같이 Al₂O₃/HfO₂ 스택 구조에서 최대 transconductance (g_m,max = 46.86 mS/mm)를 나타내었다. 이는 스택 구조가 전류 구동 및 전계 제어 특성을 동시에 향상시켰음을 의미하며, 스위칭 효율 개선과 저전력 구동에 유리함을 시사한다. 특히 g_m은 고주파 소자에서 증폭 효율을 결정짓는 핵심 지표 중 하나로, 스택 구조가 전류 구동 능력 향상 및 고주파 응용에서도 우수한 성능을 발휘할 수 있음을 뒷받침한다.¹⁴⁾ g_m,max에 해당하는 I_D-V_GS curve에 접선을 그어 정량적으로 측정한 임계전압(V_th)은 Table 2에서와 같이 Al₂O₃/HfO₂ 스택 구조에서 reference HEMTs 대비 양의 방향으로 0.6 V 이동하였다. 일반적으로 동일한 구조에서 게이트 절연막이 추가되면, 게이트 전극과 채널 사이의 유효 전계가 감소하여 V_th가 음의 방향으로 이동하는 경향을 보이지만, 본 연구에서는 반대의 양상이 나타났다.

Fig. 11.

The g_m curves by gate dielectric layers.

이러한 현상은 절연막 및 계면의 전하 특성 변화에 기인한 것으로 판단된다.

특히, reference HEMTs는 AlGaN 표면 위에 금속 게이트가 직접 증착되어 금속-반도체 계면에서 산화나 결함이 발생하기 쉬운 반면, MOS-HEMTs에서는 Al₂O₃가 AlGaN 표면의 dangling bond와 반응하여 계면 결함밀도(D_it)를 감소시키고, HfO₂는 높은 유전율을 통해 게이트 전압에 대한 전계 제어 능력을 향상시킨다.

또한, 산화막 내부 및 계면 근처에 형성된 양의 고정 전하(positive fixed charge)가 채널의 전위 분포를 변화시켜, 이러한 전압 이동에 일부 기여한 것으로 판단된다.

Fig. 12에서 분석한 출력 특성(output characteristics)은 동일하게 SMU를 사용하여 측정하였으며, V_gs의 범위는 각 소자의 V_th를 고려하여 -4 V에서 1 V까지 측정하였다. Table 3에 정리된 바와 같이 reference HEMTs와 단일 Al₂O₃ 기반 MOS-HEMTs 에 비해 Al₂O₃/HfO₂ 스택 구조가 V_gs = 1 V에서 가장 높은 최대 드레인 전류 밀도(I_D,max = 137 mA/mm)를 나타냈다. 특히 Al₂O₃만 적용했을 경우 I_D,max가 오히려 감소하는 경향이 있었으나, HfO₂를 추가함으로써 전하 제어 능력이 강화되어 I_D,max가 단일 산화막 대비 약 40 % 증가하였으며, pinch-off line 또한 Al₂O₃/HfO₂는 음의 방향으로 이동하였으며 reference 대비 더욱 가파른 특성을 보였다. 이는 단순히 누설 전류 억제 효과를 넘어, 전류 구동 능력 및 채널 전도 특성이 동시에 향상되었음을 시사한다. 즉, 제안된 스택 구조가 고출력 동작에서 reference 대비 우수한 성능을 발휘할 수 있음을 입증한다.

Fig. 12.

Presents the output characteristics of the reference HEMTs and MOS-HEMTs.

또한 식 (3)을 활용하여 이동도(µ_n)를 정량적으로 계산한 결과인 Table 4에서 보듯, Al₂O₃/HfO₂ 스택 구조의 µ_n 은 5,220 cm²/V･s로 reference (µ_n = 3,626 cm²/V･s) 및 Al₂O₃ 단일 구조 (µ_n = 3,143 cm²/V･s)에 비해 약 50 % 향상되었다. 이는 Al₂O₃가 계면 결함을 억제하고, HfO₂가 높은 유전율을 통해 게이트 전계가 채널에 더욱 효율적으로 전달되었기 때문으로 해석된다.¹⁵⁾ 즉, 계면 안정성과 전계 전달 능력이 동시에 확보되면서 전자 산란이 줄어들고, 결과적으로 높은 이동도가 달성된 것이다.

C-V 특성은 LCR Meter (Keysight/Agilent 4284A)를 이용하여 측정하였으며, Fig. 13에서는 게이트 절연막 구조에 따른 커패시턴스의 차이가 명확히 드러났다. Reference HEMTs는 게이트 누설 전류로 인해 낮은 정전용량을 나타냈으나, MOS-HEMTs에서는 절연막 삽입으로 인해 정전용량이 50 % 증가하였다. 특히 Al₂O₃/HfO₂ 스택 구조는 산화막 물리적 두께가 증가했음에도 불구하고 단일 Al₂O₃ 구조와 유사한 최대 정전용량(C_max)을 유지했다. 이는 HfO₂의 높은 유전율에 의해 게이트 제어 능력이 향상되어, 절연막 두께 증가로 인한 정전용량 감소 효과가 상쇄된 결과로 해석된다. 또한 AlGaN/GaN 기반 MOS-HEMTs의 커패시턴스는 단순한 절연막 유전율뿐 아니라 AlGaN층의 분극 전하, 계면 트랩, 채널 전자 밀도 등 복합적인 요인에 의해 결정되므로, 스택 구조에서의 높은 전계 결합 효율과 계면 품질 향상이 반영된 결과로 볼 수 있다.

Fig. 13.

C-V characteristics of the reference HEMTs, Al₂O₃ MOS-HEMTs, and Al₂O₃/HfO₂ MOS-HEMTs.

따라서 Al₂O₃/HfO₂ 스택 구조는 정전용량 안정성과 게이트 제어 능력을 동시에 향상시키는 효과를 보인다.

위 데이터 추출 과정에서 정규성의 데이터 확보를 위해 중심극한정리에 의거하여 표본의 크기는 30으로 측정하였으며, 노이즈는 윈도우의 크기가 2인 이동평균 대치법을 사용하였다.

4. 결 론

본 연구에서는 AlGaN/GaN 기반 HEMTs의 고전압 동작 시 발생하는 전계 제어 한계를 극복하기 위해, high-k 물질인 Al₂O₃와 HfO₂를 스택 구조로 도입한 MOS-HEMTs 소자를 제작 및 평가하였다. Al₂O₃는 AlGaN 계면의 화학적 안정성을 제공하여 계면 결함 밀도를 낮추었으며, HfO₂는 높은 유전율을 통해 동일한 물리적 두께에서도 우수한 전하 제어 능력을 확보하였다. 두 물질의 장점을 결합한 스택 구조는 단일 산화막 구조에서 발생하는 유전율 저하, EOT 증가, 계면 트랩 문제를 효과적으로 극복할 수 있었다.

전기적 특성 분석 결과, 제안된 스택 구조 MOS-HEMTs는 reference HEMTs 및 Al₂O₃ 단일 MOS-HEMTs 모두에 비해 전반적인 성능 향상을 보였다.

우선 off-state current는 reference (0.034 mA/mm) 대비 Al₂O₃ 단일 소자에서 0.015 mA/mm로 약 55 % 감소, 스택 구조에서는 0.011 mA/mm로 67 % 감소하여 저전력 구동 가능성을 입증하였다. V_th는 reference -3.3 V에서 Al₂O₃ 단일 구조 -1.9 V로 양의 방향으로 1.4 V 이동하였으며 스택 구조는 -2.7 V로 0.6 V 이동하였다. 즉, Al₂O₃ 단일 구조에서의 큰 V_th 상승(+1.4 V)은 절연막 삽입 효과에 따른 채널 전하 축적 억제에 기인하며, HfO₂ 도입은 높은 유전율을 통해 전계 전달 효율을 개선하여 이를 일부 상쇄하였다. 따라서 스택 구조는 과도한 threshold shift를 완화하며 보다 균형 잡힌 전계 제어 특성을 확보하였다. 전달특성에서 보여지는 I_D,max 또한 reference 174 mA/mm, Al₂O₃ 단일 114 mA/mm, 스택 구조 230 mA/mm로, reference 대비 32 %, Al₂O₃ 단일 대비 102 % 증가하였다.

µ_n는 reference 3,626 cm²/V･s, Al₂O₃ 단일 3,143 cm²/V･s, 스택 구조 5,220 cm²/V･s로, reference 대비 44 %, Al₂O₃ 단일 대비 66 % 향상되었다. 이는 고전력･고주파 동작 환경에서 요구되는 핵심 성능을 충족시킬 수 있음을 보여준다.g_m,max는 reference 35.91 mS/mm, Al₂O₃ 단일 34.11 mS/mm, 스택 구조 46.86 mS/mm로 측정되어, reference 대비 30 %, Al₂O₃ 단일 대비 37 % 향상되었다. 이는 HfO₂의 높은 유전율로 인해 게이트 산화막의 유효 커패시턴스(C_ox)가 커지고, 게이트 전압 변화가 채널에 더 효과적으로 전달되어 드레인 전류의 민감도가 향상된 결과로 해석된다.

C-V 분석 결과에서도 MOS-HEMTs 구조의 정전용량이 reference 대비 약 50 % 증가하였으며, 스택 구조는 물리적 두께 증가에도 불구하고 Al₂O₃ 단일 구조와 유사한 최대 커패시턴스를 유지하였다. 이는 HfO₂의 고유전율이 EOT 증가에 따른 정전용량 저하를 보상함을 의미한다.

종합적으로, Al₂O₃/HfO₂ 스택 게이트 구조는 reference 대비 V_th +0.6 V shift, off-state current 67 % 감소, I_D,max 32 % 증가, µ_n 44 % 향상, g_m 30 % 향상, 정전용량 약 50 % 증가를 달성했으며, Al₂O₃ 단일 구조 대비로도 I_D,max 2배, µ_n 1.6배, g_m 1.4배 향상되는 우수한 결과를 얻었다.

이는 단순히 실험적 성능 개선에 그치지 않고, 소자의 장기적인 신뢰성 확보와 상용 응용 가능성까지 고려했을 때 큰 의미가 있다. 특히 전기차 구동 회로, 재생에너지용 전력 변환기, 5G 및 AI 기반 통신기지국, LiDAR 센서 등 고전압･고주파 환경에서 안정성과 고효율이 동시에 요구되는 차세대 응용 분야에서 높은 활용 가능성을 보여준다.